# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-182855

(43) Date of publication of application: 21.07.1995

(51)Int.CI.

G11C 11/401 G11C 29/00

(21)Application number: 05-328341

(71)Applicant: SONY CORP

(22)Date of filing:


24.12.1993

(72)Inventor: YAMANE TAKETOSHI

# (54) SEMICONDUCTOR STORAGE AND METHOD FOR INSPECTING IT (57) Abstract:

PURPOSE: To provide a semiconductor storage loading a self refresh control function capable of taking out a reference clock related to self refresh from the outside and shortening a measuring time for evaluating a DRAM.

CONSTITUTION: A self refresh reference clock circuit 3 is started by a refresh command. The reference clock CK1 generated from the self refresh reference clock circuit 3 is supplied to a data bus 6 of a monitor object by an input of a monitor command to be outputted from an input/output port I/O through monitor object gates 16a, 16b.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# (19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号

# 特開平7-182855

(43)公開日 平成7年(1995)7月21日

(51) Int.Cl.6

識別記号 庁内整理番号

FΙ

技術表示箇所

G11C 11/401

29/00

303 E 6866-5L

G11C 11/34 371 A

審査請求 未請求 請求項の数3 〇L (全 6 頁)

(21)出願番号

特願平5-328341

(22)出願日

平成5年(1993)12月24日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 山根 武敏

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 小池 晃 (外2名)

## (54) 【発明の名称】 半導体記憶装置及び半導体記憶装置の検査方法

## (57)【要約】

【目的】 外部よりセルフリフレッシュに関する基準ク ロック取り出すことができると共に、DRAMの評価を 行う上での測定時間の短縮を図ることができるセルフリ フレッシュ制御機能を搭載した半導体記憶装置を提供す

【構成】 リフレッシュ指令により、セルフリフレッシ ュ基準クロック回路3を起動し、このセルフリフレッシ ュ基準クロック回路3からの発生した基準クロックCK 1を、モニター指令の入力により、モニター対象のデー 、タバス6へ供給し、活性化回路を介して入出力ポート I /Oより出力する。



1

#### 【特許請求の範囲】

【請求項1】 揮発性メモリが複数に配列されたメモリセル部と、リフレッシュ指令に基いて、揮発性メモリに対するリフレッシュ動作のための、クロックを出力する基準クロック発生回路を有する半導体記憶装置において、

モニター指令とリフレッシュ指令に基いて、基準クロックを、モニター対象のデータパスに供給する基準クロック供給回路と、

モニター指令とリフレッシュ指令に基いて、モニター対 10 象のデータバスと入出力ポートとを接続する活性化回路 を有することを特徴とする半導体記憶装置。

【請求項2】 モニター指令とリフレッシュ指令に基いて、モニター対象のデータバスを、読出し用のデータバスから論理的に切り離す、切り離し回路を有することを特徴とする請求項1記載の半導体記憶装置。

【請求項3】 リフレッシュ指令及びモニター指令の入力に基いて、基準クロックを入出力ポートを介して出力させ、入出力ポートから出力される基準クロックをモニッタリングしながらリフレッシュ動作を行い、半導体記憶装置を検査することを特徴とする半導体記憶装置の検査方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、リフレッシュ制御機能が必要であるダイナミック形揮発性メモリを有する半導体記憶装置(以降、DRAMと称す)に関し、特にCBRセルフリフレッシュ制御機能を搭載したDRAM、及び、CBRセルフリフレッシュ制御機能を搭載したDRAMの検査方法に関する。

[0002]

【従来の技術】一般に、DRAMは、メモリセル内の容量に蓄積された電荷の消えてゆくまでの過渡的な記憶であり、例え電源電圧は印加されていても、蓄積された電荷は接合部分や絶縁膜等におけるリーク電流により、次第に放電してしまう。したがって、DRAMは、記憶を保持し続けるために、適時電荷を注入する動作、即ち、リフレッシュ動作が必要であるという特徴を持っている。

【0003】このDRAMにおいてのリフレッシュ動作 40 は、一般に、読出し動作後再度書き込みを行う必要があるため、メモリの読出し/書き込み動作と同時に行われている。通常メモリの構成上、1個のセンス増幅器で1個のセルが、再書き込みが可能であるので、センス増幅器に接続されているメモリセルの個数分を順次リフレッシュを繰り返す必要がある。従って、1つのメモリセルに対し、リフレッシュをデータ保存時間内に1度以上行う必要がある。

【0004】代表的なリフレッシュ機能として、RASオンリーリフレッシュ機能や、CBRリフレッシュ機

能、CBRセルフリフレッシュ機能などがある。

. 2

【0005】特に、CBRセルフリフレッシュ機能は、セルフリフレッシュモードに入ったら、ある一定時間ごとに自動的にリフレッシュ動作を行う上、内部のリフレッシュアドレスカウンタも自動的に順次カウントアップする。このため、RASオンリーリフレッシュ機能やCBRリフレッシュ機能を搭載したDRAMのように、リフレッシュ動作を、ある時間内にある回数行うということを気にすることなく使え、また消費電流も少ないため使用者にとっては好適である。

【0006】従来のCBRセルフリフレッシュ機能付き DRAMでは、リフレッシュ機能とデータバス、出力パッファは、図3に示すように、リフレッシュモードコントロール回路1と、セルフリフレシュにおける基準クロックを発生させるセルフリフレッシュ基準クロック回路3と、出力パッファ4と、リードアンプ5とから構成される。

【0007】通常、CBRセルフリフレッシュを行う場合、端子RASからの信号を供給する前に、先に端子CASよりLOWレベルの信号を供給すると、上記リフレッシュモードコントロール回路1よりHIGHレベルの信号(CBR="H")が出力される。上記セルフリフレッシュ基準クロック回路3は、上記リフレッシュモードコントロール回路1からの信号CBR="H"により活性化され、基準クロックCK1を出力する。DRAMは、この基準クロックCK1を基準にして、ある周期ごとにリフレッシュ動作を繰り返し行う。

【0008】一方、リフレッシュ動作モードに入ると、 リードアンプ5、出力パッファ4は、HIGHレベルの 信号(DOEB="H")となっており非活性化され、 入出力ポートI/Oは、ハイ・インピーダンス状態とな り、何も出力されない。

[0009]

【発明が解決しようとする課題】このように、上述のDRAMは、入出力ポートから基準クロックを取り出すことができなかった。このため、セルフリフレッシュ機能を搭載したDRAMの検査を行う上において、(1)個々のチップのデータ保持時間を測定するテストと、

(2) チップに"0"又は"1"を書き込み、データ保持時間以上の間セルフリフレッシュ機能を動作させるテストと、(3) データの読出しを行い、読出したデータを調べるテスト、等のテスト項目が必要となり、測定時間の増大につながっている。

【0010】本発明は、上述の問題点に鑑み成されたものであり、外部よりセルフリフレッシュに関する基準クロック取り出すことができると共に、DRAMの評価を行う上での測定時間の短縮を図ることができるセルフリフレッシュ制御機能を搭載したDRAMの検査方法の提供を目的とする。

.\_\_\_\_

50

3

#### [0011]

【課題を解決するための手段】本発明に係る半導体記憶 装置は、揮発性メモリが複数に配列されたメモリセル部 と、リフレッシュ指令に基いて、揮発性メモリに対する リフレッシュ動作のための、クロックを出力する基準ク ロック発生回路を有する半導体記憶装置において、モニ ター指令とリフレッシュ指令に基いて、基準クロック を、モニター対象のデータパスに供給する基準クロック 供給回路と、モニター指令とリフレッシュ指令に基い て、モニター対象のデータバスと入出力ポートとを接続 10 する活性化回路を有することを特徴とする。

【0012】また本発明に係る半導体記憶装置は、モニ ター指令とリフレッシュ指令に基いて、モニター対象の データバスを、読出し用のデータバスから論理的に切り 離す切り離し回路を有することを特徴とする。

【0013】さらに本発明に係る半導体記憶装置の検査 方法は、リフレッシュ指令及びモニター指令の入力に基 いて、基準クロックを入出力ポートを介して出力させ、 入出力ポートから出力される基準クロックをモニタリン グレながらリフレッシュ動作を行い、半導体記憶装置を 20 検査することを特徴とする。

### [0014]

【作用】本発明に係る半導体記憶装置では、リフレッシ ュ指令により、セルフリフレッシュ基準クロック回路を 起動し、このセルフリフレッシュ基準クロック回路から の発生した基準クロックを、モニター指令の入力によ り、モニター対象のデータパスへ供給し、活性化回路を 介して入出力ポートより出力する。また、モニター指定 とリフレッシュ指令に基いて、切り離し回路により、モ ニター対象のデータバスを読出し用のデータバスから論 理的に切り離す。

【0015】さらに本発明に係る半導体記憶装置の検査 方法では、リフレッシュ指令及びモニター指令により、 基準クロックが入出力ポートを介して出力する。入出力 ポートから出力される基準クロックをモニタリングしな がらリフレッシュ動作を行い、半導体記憶装置を検査す

## [0016]

【実施例】以下、本発明に係る半導体記憶装置の好適な 実施例を図面を参照しながら説明する。

【0017】図1に示す本発明の実施例に係るDRAM は、リフレッシュモードコントロール回路1、高電圧検 出回路2、基準クロック回路3、出力パッファ4、リー ドアンプ5、モニター対象のデータバス6、読出し用の データパス7、モニター対象のデータパス6上のモニタ ー対象ゲート16aとモニター対象ゲート16b、読出 し用データバス7上の読出し用ゲート17aと読出し用 ゲート17b、上記モニター対象のデータパス6上のモ ニター対象ゲート16aとモニター対象ゲート16b

7 a と読出し用ゲート17 b から構成されている切り離 し回路10、ナンドゲート8a~8b、インパータ9a ~9 eから構成される。

【0018】上記リフレッシュモードコントロール回路 1は、ナンドゲート8aと基準クロック回路3に各々接 : 続されている。上記りフレッシュモードコントロール回 路1は、端子RASと端子CASにより各々LOWレベ ルの信号が供給されるとH I GHレベルの信号を出力す る回路である。

【0019】上記リードアンプ5は、読出し用ゲート1 7aと読出し用ゲート17bに、読出し用データバス? によって各々接続されている。また、読出し用ゲート1 7aと読出し用ゲート17bは、出力パッファ4に、読 出し用データバス7によって各々接続されている。

【0020】上記基準クロック回路3は、モニター対象・ ゲート16aとインバータ9cを介してモニター対象ゲ ート16bに、各々モニター対象のデータバス6によっ て接続されている。上記基準クロック回路3に、HIG Hレベルの信号が供給された場合、上記基準クロック回 路3は活性化され基準クロックを発生する回路である。 また、モニター対象ゲート16aは、読出し用ゲート1 7 a 上の読出し用のデータパス7に接続されており、モ ニター対象ゲート16bは、読出し用ゲート17b上の 読出し用のデータバス?に接続されている。この読出し 用データバス7との接続位置は、上記読出し用のデータ パス7により読出し用ゲート17aと読出し用ゲート1 7 bとを介して接続されている、上記リードアンプ5と 上記出力パッファ4間において、上記出力パッファ4側 に接続されている。

*30* 【0021】出力イネーブル信号(DOEB)は、ナン ドゲート8bへ接続されており、DOEBにより、出力 バッファ4を制御する。上記ナンドゲート8 bはインバ ータ9eを介して上記出力パッファ4へと接続されてい る。

【0022】上記高電圧検出回路2は、ナンドゲート8 aに接続されており、高電圧が供給された場合、高電圧 がかかったことを検出しHIGHレベルの信号を出力す る回路である。上記ナンドゲート8 a は、インパータ9 aを介して、インパータ9bとインパータ9dに各々接 続されている。また、インバータ9bは読出し用ゲート 17 bに接続されており、インパータ9 dはナンドゲー ト8 bに接続されている。

【0023】上記切り放し回路10は、モニター対象ゲ ート16aとモニター対象ゲート16bと、読出し用ゲ ート17aと読出し用ゲート17bとから構成されてい る。上記モニター対象ゲート16 a とモニター対象ゲー ト16 bは、インパータ9 aからの出力信号が各々に供 給されるように接続されている。これにより、上記モニ ター対象ゲート16aと上記モニター対象ゲート16b と、上記読出し用のデータバス7上の読出し用ゲート1 50 は、HIGHレベルの信号を供給した場合に、閉じら

れ、LOWレベルの信号を供給した場合に関かれる。また、上記読出し用ゲート17aと上記読出し用ゲート17bは、インパータ9aからの出力信号がインパータ9bを介して反転された信号が各々に供給されるように接続されれている。これにより、上記モニター対象ゲート16aと上記モニター対象ゲート16bは、HIGHレベルの信号を供給した場合に、閉じられ、LOWレベルの信号を供給した場合に関かれる。即ち、上記モニター対象ゲート16aと上記モニター対象ゲート16bと、上記読出し用ゲート17aと上記読出し用ゲート17b 10は相反的な状態となるように構成としている。

【0024】通常、CBRセルフリフレッシュ動作を行う場合、端子RASへ信号を供給する前に、先に端子CASよりLOWレベルの信号を供給すると、上記リフレッシュモードコントロール回路1よりHIGHレベル(CBR="H")の信号が出力される。上記セルフリフレッシュ基準クロック回路3は、上記リフレッシュモードコントロール回路1からの信号CBR="H"により活性化され、即ち、CBRリフレッシュ動作が行われ、基準クロックCK1を出力する。この出力信号CK201は、CK1とインパータ9cにより反転された信号とに分けられる。

【0025】一方、端子WEへはLOWレベル又はHIGHレベルの信号が供給されており、高電圧検出回路2からはLOWレベル(THZ="L")の信号が出力される。上記各出力信号CBR="H"とTHZ="L"はナンドゲート8aとインバータ9aを介して、LOWレベルの信号(SRTEST="L")が出力される。上記出力信号SRTEST="L"はインバータ9bにより、SRTEST="L"とその反転信号に分けらる。SRTEST="L"の反転信号により読出し用ゲート17aと読出し用ゲート17bは開かれた状態となり、SRTEST="L"によりモニター対象ゲート16aとモニター対象ゲート16bは閉じられた状態となる。

【0026】上記信号SRTEST="L"はインバータ9d介してHIGHレベルの信号となり、ナンドゲート8bへ供給される。この時出力イネーブル信号DOEBは、セルフリフレッシュモードの間HIGHレベルの信号となっており上記ナンドゲート8bへ供給される。ナンドゲート8bからは、LOWレベルの信号が出力され、インバータ9eを介してHIGHレベルの信号(SRDOEB="H")が出力され出力バッファ4へ供給される。上記出力バッファ4はSRDOEB="H"により活性化されていない状態となる。

【0027】ここで、モニター対象ゲート16aとモニター対象ゲート16bは閉じられた状態となっているので、基準クロック回路3から出力された信号CK1とインバータ9cにより反転されたCK1の反転信号は、モニター対象ゲート16aとモニター対象ゲート16bを50

介して出力パッファ4へは供給されない。

【0028】従って、読出し用ゲート17aと読出し用ゲート17bは開かれた状態、モニター対象ゲート16aとモニター対象ゲート16bは閉じられた状態となっ \*\* ているため、また、出力パッファ4は活性化されていないため、何も出力されない。

【0029】しかし、本例においては、上記CBRリフレッシュ動作中に端子WEに高電圧(約7V)を供給する。

【0030】尚、端子RAS、端子CAS、端子WE、 入出力ポートI/Oの各端子に供給される信号のタイミングチャートを図2に示す。

【0031】まず、端子RASへ信号を供給する前に、 先に端子CASよりLOWレベルの信号を供給すると、 上記リフレッシュモードコントロール回路1よりHIG Hレベル(CBR="H")の信号が出力される。上記 セルフリフレッシュ基準クロック回路3は、上記リフレ ッシュモードコントロール回路1からの信号CBR=" H"により活性化され、基準クロックCK1を出力す る。この出力信号CK1は、CK1とインパータ9cに より反転された信号とに分けられる。この上記基準クロ ックCK1を基準にして、ある周期ごとにリフレッシュ を繰り返し行う。

【0032】一方、端子WEへ高電圧(約7V)を供給する。高電圧検出回路2は高電圧がかかったことを検出して、HIGHレベルの信号(THZ="H")を出力する。上記各出力信号CBR="H"とTHZ="H"はナンドゲート8aとインバータ9aを介して、HIGHレベルの信号(SRTEST="H")が出力される。上記出力信号SRTEST="H"はインバータ9bにより、SRTEST="H"とその反転信号に分けらる。SRTEST="H"の反転信号により読出し用ゲート17aと読出し用ゲート17bは閉じられた状態となり、SRTEST="H"によりモニター対象ゲート16aとモニター対象ゲート16bは開かれた状態となる。

【0033】上記信号SRTEST="H"はインバータ9d介してHIGHレベルの信号となり、ナンドゲート8bへ供給される。この時出カイネーブル信号DOEBは、HIGHレベルの信号(DOEB="H")を上記ナンドゲート8bへ供給する。ナンドゲート8bからは、HIGHレベルの信号が出力され、インバータ9eを介してLOWレベルの信号(SRDOEB="L")が出力され出力バッファ4へ供給される。上記出力バッファ4はSRDOEB="L"により活性化された状態となる。尚、上記ナンドゲート8bへ供給される上記出カイネーブル信号DOEBがLOWレベルの信号(DOEB="L")の場合でも、上記出力バッファ4はSRDOEB="L"により活性化された状態となる。

【0034】この時、読出し用ゲート17aと読出し用

ゲート17 bは閉じられた状態、モニター対象ゲート1 6 a とモニター対象ゲート16 b は開かれた状態となっ ており、また、出力パッファ4は活性化されているた め、上記基準クロックCK1が入出力ポートI/Oより 出力される。

【0035】尚、RAS信号の前にCAS信号"L"を 端子CASへ印加することにより、CBRモードに入り 通常のCBRリフレッシュを1回行うが、端子RASと 端子CASの各端子に、ある一定時間(100 μse c) 印加し続けることにより、セルフリフレッシュモー ドとなり、自動的にリフレッシュが行われる。また、セ ルフリフレッシュ基準クロック回路3は、CBRモード に入ると起動し始めるので、セルフリフレッシュモード に入る前でも、端子WEに高電圧(約7V)を与えれば 入出力ポートI/Oより基準クロック周期をモニタリン グすることができる。

<sup>1</sup>【0036】上述のように、本例によれば、CBRリフ レッシュ動作を1回行い、セルフリフレシュ基準クロッ ク回路を起動させ、リフレッシュ中に高電圧を与えるこ とにより、セルフリフレッシュに関する基準クロックが 20 間の短縮を図ることができる。 入出力ポートより出力することができる。また、上記切 り離し回路を用いることにより、読出し用ゲート17a と読出し用ゲート17bは、モニター対象ゲート16a とモニター対象ゲート16 bに対して相反的な状態とな るために、リフレッシュ動作におけるメモリデータの入 出力と混乱することなく基準クロックを取り出すことが できる。

#### [0037]

【発明の効果】本発明に係る半導体記憶装置では、リフ レッシュ指令により、セルフリフレッシュ基準クロック 回路を起動し、このセルフリフレッシュ基準クロック回 路からの発生した基準クロックを、モニター指令の入力 により、モニター対象のデータパスへ供給し、活性化回 路を介して入出力ポートより出力するので、セルフリフ レッシュに関する基準クロックが入出力ポートより出力 することができる。これにより、外部よりセルフリフレ ッシュに関する基準クロックをモニタリングするこがで き、セルフリフレッシュ制御機能を搭載したDRAMの 検査を行う上での測定時間の短縮を図ることができる。

【0038】また、本発明に係る半導体記憶装置では、 モニター指令とリフレッシュ指令に基いて切り離し回路 により、モニター対象のデータバスを、読出し用のデー タバスから論理的に切り離すので、入出力ポートからセ

ルフリフレッシュに関する基準クロックを、リフレッシ ュ動作におけるメモリデータの入出力と混乱することな く、取り出すことができる。

【0039】また、本発明に係る半導体記憶装置の検査 方法によれば、入出力ポートから出力される基準クロッ クをモニタリングすることにより、セルフリフレッシュ 回路の核となる基準クロック回路の動作確認が容易とな る為、測定プログラム中に基準クロック周期のテスト項 目を入れることで、基準クロック回路の不良によるセル フリフレッシュ不良を、DRAM検査の早い段階で発見 でき、不良のあるチップを取り除くことができる。ま た、基準クロック周期を求めることができることによ り、セルフリフレッシュ周期と必要最小限のデータ保存 時間を求めることができる。さらに、個々のチップのリ テンション特性がわかっていれば、実際にセルフリフレ ッシュ動作を行わなくても、基準クロックにより求めら れた上記各値を基にして、セルフリフレッシュ不良を発 見することができる。これにより、セルフリフレッシュ 制御機能を搭載したDRAMの検査を行う上での測定時

#### 【図面の簡単な説明】

【図1】本発明の実施例に係る半導体記憶装置の要部構 成を示す構成図である。

【図2】本発明の実施例におけるタイミングチャートを 示す図である。


【図3】従来の半導体記憶装置の要部構成を示す構成図 である。

1 ………… リフレッシュモードコントロール


## 【符号の説明】

回路			
	2	•••••	高電圧検出回路
	3	***************************************	セルフリフレッシュ基準クロッ
回路			
	4	•••••	出力パッファ
	5	•••••	リードアンプ
	6	•••••	モニター対象のデータパス
	7	•••••	読出し用のデータバス
	8 a	a, 8 b	ナンドゲート
	9 a	a∼9e	インパータ
	1 (	)	切り離し回路
	1 6	a. 16b	モニター対象ゲート
	1 7	7a. 17b	読出し用ゲート

【図1】



[図2]



【図3】

